## PATENT ABSTRACTS OF JAPAN

(11)Publication number :

2000-163999

(43)Date of publication of application: 16.06.2000

(51)Int.CI.

G11C 29/00 G06F 1/06 G06F 1/10 G11C 11/407 H03L 7/00 // H03K 5/135

(21)Application number: 10-331364

r:10-331364

(71)Applicant : FUJITSU LTD


(22)Date of filing: 20.11.1998 (72)Inventor: TANIGUCHI NOBUTAKA

TOMITA HIROYOSHI

## (54) SELF-TIMING CONTROL CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent the adjusted phase of a timing clock, generated by a self-timing control circuit using a DLL circuit, from varying from its optimum value due to manufacturing variance. SOLUTION: This self-timing control circuit is provided with a variable dummy load 7, which is electrically adjustable in capacity load instead of a dummy load which has its capacity load fixed. In a wafer testing process of a device, the capacity load of the variable dummy load 7 can be adjusted to its optimum value. The capacity load of the variable dummy load 7 adjusted to the optimum value has a set value fixed in the programmable memory of a fuse, etc. Consequently, variation in dummy load capacity load due to the variance of manufacture can be corrected, and the phase adjustment of a clock generator can be made more accurately.



#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-163999

(P2000-163999A) (43)公開日 平成12年6月16日(2000.6.16)


(51) Int.Cl.7	職別紀号	FΙ			テーマコード(参考)	
G11C 29/00	671	G11C 29/0	00	671Z	5 B 0 2 4	
G06F 1/06		H03L 7/0	00	D	5B079	
1/10		H03K 5/1	135		5 J 0 0 1	
G 1 1 C 11/407		G06F 1/0	04	3 1 2 A	5 J 1 0 6	
H03L 7/00				3 3 0 A	5 L 1 0 6	
	審查請求	未請求 請求項の	)数8 OL	(全 20 頁)	最終頁に続く	
(21) 出願番号	平成10年11月20日(1998, 11, 20)	1 号 (72) 矩明者 谷口 顿 特点川県 1 号 富 (72) 矩明者 富田 特奈川県 1 号 富 (74) 代拜人 1009462		式会社 川崎市中原区上小田中4丁目1番 李 川崎市中原区上小田中4丁目1番 土道株式会社内 由 川崎市中原区上小田中4丁目1番 土道株式会社内		

#### (54) 【発明の名称】 セルフタイミングコントロール回路

#### (57)【要約】

【課題】DLL回路を利用したセルフタイミングコント ロール回路が生成するタイミングクロックの調整された 位相が、製造ばらつきにより最適値から変動することを 防止する。

「解決手段」本機明のセルフタイミングコントロール回 総は、客電負荷が認定されたタミーロートの代わりに、 容量負荷を電気的に顕整可能な可変ダニーロートを設置 する。本処明によれば、デバイスのウェハは検工程において、可変ダミーロートの容角金を駆倒して成成を 設定することができる。最適値に設定された可変ダニーロートの容量負荷は、フューズ等のプログラム可能なメ モリ内に設定も初度記される。これにより、製造し らつき等によるダミーロード容量負荷の変動を補正する ことができ、クロック発生器での位相測整をより正確に 行うことができる。



最終頁に続く

#### 【特許請求の範囲】

[請求項1]供給される供給クロックを遅延させて前記 供給クロックと所定の位相関係を有するタイミングクロ ックを生成するセルフタイミングコントロール回路にお いて.

前記供給クロックが入力され、当該供給クロックの周波 数に応じて制御された遅延量だけ該供給クロックを遅延 させる第1の可寧遅延回路と、

前記第1の可変遅延回路に接続され、前記供給クロック の周波数にかかわらず設定された所定の遅延量だけ前記 10 供給クロックを遅延させる追加遅延回路とを有し、

前記追加遅延回路は、前記遅延電が可変設定される可変 ダミーロードを有し、当該遅延量を設定するプログラマ ブルメモリにより前記可変ダミーロードの遅延量が可変 設定されることを特徴とするセルフタイミングコントロ ール回路。

【請求項2】請求項1において、

更に、前記供給クロックを取り込むクロック入力バッファと、

前配クロック入力バッファにより取り込まれた供給クロ 20 ックを入力し、前記簿 1 の可変選疑回路と同様に制御さ れた遅延量だけ遅延し、前記タイミングクロックを生成 する第2 の可変遅延同路と

前記タイミングクロックに同期して出力信号を出力する 出力バッファとを有し、

前記追加遅延回路は、更に、前記クロック入力バッファ 及び前記出力バッファと同様の遅延量を有するダミー入 カバッファ及びダミー出力バッファとを有し

前記セルフタイミングコントロール研解法、更に、前記 供給クロックと前記第 10 回変遅延回路及び追加遅延回 30 路により選延された可変クロックとを比較し、当該クロックの位相が所定の関係になるように前記第1及び第2 の可変遅延回路の遅延量を傾削する位相比較、遅延制御 回路を有することを特徴とするセルフタイミングコント ロール回路。

【請求項3】請求項1または2において、

更に、前記可変ダミーロードの遅延量を外部信号により 設定する外部設定回路を有することを特徴とするセルフ タイミングコントロール回路。

(請求項4)請求項3において

更に、前記外部設定回路による前記可変ダミーロードの 遅延量の設定と、前記プログラマブルメモリによる前記 可変ダミーロードの遅延壁の設定とを切り換える切替回 慰を有することを特徴するセルフタイミングコントロー ル同路。

【請求項5】請求項4において、

前記切替回路は、試験モード時に前記外部設定回路による選延重の設定を活性化し、通常動作モード時に前記プログラマブルメモリによる選延 の設定を活性化することを特徴とするセルフタイミングコントロール回路。

【請求項6】請求項1または2において.

前記出力パッファが、所定の容量の外部容量負荷に接続 される出力端子を有し、

前記可変ダミーロードの容量負荷が、前記外部容量負荷 よりも所定の頼合だけ小さく、前記ダミー出力バッファ の駆動能力が前記出力バッファの駆動能力より前記所定 の列合化応じて小さいことを特徴とするセルフタイミン グコントロール同路。

【請求項7】請求項1または2において、

前記プログラマブルメモリは、フューズ素子を有するメモリセルからなることを特徴とするセルフタイミングコントロール回路

【請求項8】請求項1または2において、

前記可変ダミーロードは、可変抵抗または可変容量により構成されることを特徴とするセルフタイミングコントロール同路。

【発明の詳細な説明】

[0001]

[発明の属する技術分析] 水発明は、外部シロコクと所 定の位相関係を有するタイミングクロックを生成するセ ルフタイミングコントロール回路に関し、特に、製造ば らつきなどの理由で所望の位相関係が得られなくなるの を防止することができるセルフタイミングコントロール 同路に関する。

[0002]

(2002) 「関刺等のDRAM (SDRAM) など、 外部 ジロュットに関関して人力信号を入力し、出力信号を 出力する集積回路装置は、 対部プロックの立ち上がりェッジに 同期して、信号の入力及び出力を行う、従来は、 外部グ ロッなをでのまり前部のマイミングシロックとして利用 していたが、 グロックの開放数が高くなるに伴い、集積 回路装置内部でクランの伝播返延時間を無視することができなくなった。

【0003】そこで、SDRAMなどの高速の無種回路 装置では、内部に外部クロックと位相が一致、或しは所 定の位相関係を有するタイミングクロックを生成するセ ルフタイミングコントロール回路を設けることが観案さ れている。このセルフタイミングコントロール回路は、 40 例えばDLL (Delay tocket Loop) 回路で構成され

る。
(0004] 関は、従来のDLL回路を利用したセルフタイミングコントロール何路の構成例を示す図である。このDLL回路では、外部クロラク信号でL.Kは、人力バッラフトにより取り込まれ、内部のコックCLK 1として可変更軽回路2と供給される。可変速延回路2 にねいて、クロックの開放数に応じて前頭された運延時間だけ遅延されて、タイミングクロックCしK2 か生成される。田力バッファ3は、このタイミングクロックCしLK2 水間以て、内部部域からの出力ディタリュア

を、出力端子Doutに出力する。

【0005】一方、内部クロックCLK1は、分周器4 に入力され、その周波数を1/N分周される。分周された 基準クロック信号c-clkは、可変遅延回路5に供給される と同時に、位相比較器の第1入力c-clkとして供給され る。可変遅延回路5から出力されるクロック信号CLK 3は、ダミー出力バッファ6、固定ダミーロード7及び ダミー入力バッファ8からなる追加された固定遅延回路 群を経由して位相比較器9の第2入力d-i-clkとして供給 される.

【0006】位相比較器9は、2つの入力信号の位相を 比較し、比較結果 oR、 oSを遅延制御回路10に出力す る。遅延制御回路10は、2つの可変遅延回路2、5の 遅延量を、位相比較結果に従って両入力信号の位相が一 致するように顕整する。

【0007】その結果、出力バッファ3から出力される 出力データの出力タイミングは、外部クロックのタイミ ングに整合するように、可変遅延回路2の遅延量が制御 される。上記のDLL回路については、本出願人によ り、例えば特開平10-112182公報(平成10年4月28 日公開) に記載される。

【0008】実際の集積回路装置では、出力端子Dout に50pF程度の外部容量負荷Coが存在する。この外部 容量負荷Coは、例えば、集積回路装置が搭載されるマ ザーボード上の配線容量である。そのため、出力バッフ ァ3がタイミングクロックCLK2に同期して出力する 出力データ信号の切り替わりタイミングは、この外部容 量負荷Coに依存したタイミングになる。

[0009]そこで、ダミー出力バッファ6の出力クロ ックCLK4の位相が、出力信号Doutの位相と一致さ せるために、DLL回路のフィードバックループ内にお いて、ダミー出力バッファ6の出力段に固定ダミーロー ド7が設けられる。このダミーロード7の容量負荷は、 クロックCLK4が、外部容量負荷Coが実際に存在す る場合における出力端子Doutの出力波形と同等になる ように設定される。再現された出力波形を用いて位相調 整を実施することにより、出力端子Doutで出力データD ATAが切り替わるタイミングと外部クロック信号CLK の立ち上がりエッジとをより正確に合わせることができ

#### [0010]

[発明が解決しようとする課題]上記の通り、従来技術 では、出力端子Doutに接続される外部容量負荷を考慮 して、DLL回路の遅延回路内に容量負荷が固定された ダミーロード7を設ける。しかしながら、集積回路装置 の製造上のばらつき等によりダミーロード7の容量負荷 が設定値から変動してしまうことがある。例えば、ダミ ーロード7が抵抗素子やキャバシタ素子で構成される場 合、製造ばらつきにより変動する。そのような場合の変 動を補正する手段がないため、DLL回路での位相調整 50 【発明の実施の形態】以下、図面を参照して本発明の実

を正確に行うことができない。その結果、出力端子Dou tiCおけるデータ出力信号の波形の切り替わりタイミン グと外部クロック信号CLKの立ち上がりエッジとがず わてしまう

【0011】更に、出力端子Doutに接続される外部容 量負荷が、デバイスによって異なる値することが要求さ れる場合もある。かかる場合は、容量負荷が固定された ダミーロード7では、そのような異なる外部容量負荷に 対応することができない。

10 【0012】そとで、本発明の目的は、製造ばらつきの 影響を受けずに外部クロックの周期に応じて所望の位相 のタイミングクロックを生成することができるDLL回 路を提供することにある。

【0013】更に、本発明の目的は、製造ばらつきの影 響をうけずに外部クロックに周波数に応じて遅延量が割 整されたタイミングクロックを生成することができるセ ルフタイミングコントロール回路を提供することにあ

[0014] 更に、本発明の目的は、製造ばらつきに対 20 応して、最適なダミーロードの容量負荷を設定すること ができるDLL回路、またはセルフタイミングコントロ ール回路を提供することにある。

[0015]

【課題を解決するための手段】上記の目的を達成するた めに、本発明のセルフタイミングコントロール同路は 容量負荷が固定されたダミーロードの代わりに、容量負 荷を電気的に調整可能な可変ダミーロードを設置する。 本発明によれば、デバイスのウェハ試験工程において、 可変ダミーロードの容量負荷を調整して最適値に設定す

30 ることができる。最適値に設定された可変ダミーロード の容量負荷は、フューズ等のプログラム可能なメモリ内 に設定値が固定される。これにより、製造 Fのばらつき 等によるダミーロード容量負荷の変動を補正するととが でき、クロック発生器での位相調整をより正確に行うと とができる。

【0016】上記の目的を達成するために、本発明は、 供給される供給クロックを遅延させて前記供給クロック と所定の位相関係を有するタイミングクロックを生成す るセルフタイミングコントロール回路において、前記供 40 給クロックが入力され、当該供給クロックの周波数に応 じて制御された遅延量だけ該供給クロックを遅延させる 第1の可変遅延回路と、前記第1の可変遅延回路に接続 され、前紀供給クロックの周波数にかかわらず設定され、 た所定の遅延量だけ前記供給クロックを遅延させる追加 遅延回路とを有し、前記追加遅延回路は、前記遅延量が 可変設定される可変ダミーロードを有し、当該遅延量を 設定するプログラマブルメモリにより前記可変ダミーロ ードの遅延量が可変設定されることを特徴とする。 [0017]

施の形態例を説明する。しかしながら、かかる実施の形 態例が、本発明の技術的範囲を限定するものではない。 [0018] 図2は、本発明の実施の形態例を示す図で ある。図2に示されたセルフタイミングコントロール回 路は、図1の従来例と同様な構成であり、対応する部分 には同じ引用番号を付した。即ち、外部から供給される クロックCLKが、入力バッファ1により取り込まれ、 クロックCLK 1が第2の可変遅延回路2に入力され、 クロックの周波数に応じて遅延されたタイミングクロッ クCLK2が、出力バッファ3に供給される。出力バッ 10 ファ3は、タイミングクロックCLK2に同期して出力 データDATAを出力端子Doutから出力する。出力端 子には、外部容量負荷Coが接続される。

【0019】とのタイミングクロックCLK2は、以下 のDLL回路によりそのタイミングが制御される。即 ち、DLL回路は、内部クロックCLK1を分周器4で 分周した基準クロックc-clkを使用する。基準クロックc -c1kは、第1の可変遅延回路5で制御された遅延量だけ 遅延される。遅延されたクロックCLK3は、更に、ダ ミー出力バッファ6、可変ダミーロード7、ダミー入力 20 り、プログラマブルメモリ30内に記録された設定値に バッファ8で構成される追加遅延回路を通過して、可変 クロックd-1-c1kとして、位相比較器9に供給される。 ダミー出力バッファ6は、出力バッファ3と同等の遅延 時間を有し、ダミー入力バッファ8はクロック入力バッ ファ1と同等の遅延時間を有する。

【0020】とのDLL回路の動作は、従来例と同様で ある。後述する詳細な説明により明らかな通り、第1及 び第2の可変遅延同路5、2は、クロックCLKの周波 数または周期に応じて、その遅延量が制御される。ま た、ダミー出力バッファ6及び可変ダミーロード7の位 30 置は、第1の可変遅延回路5の前段に設けることができ るし、また、ダミー入力バッファ8の後段に設けること もできる。

【0021】本実施の形態例のセルフタイミングコント ロール回路は、可変ダミーロード7の容量負荷の大きさ が、プログラム回路11により変更設定可能に構成され る。即ち、プログラム回路11内のプログラマブルメモ リに所定の設定値を記憶させることで、それに対応する 設定信号Fi、Eiにしたがって、可変ダミーロード7 の容量負荷の大きさを可変設定することができる。可変 40 ダミーロード7の容量負荷を変更設定することのより、 クロックCLK4の遅延量が変更設定される。従来技術 の課題で説明した通り、製造ばらつきにより、ダミーロ ード7の容量負荷の値が変動しても、製造後のテストモ ードによりDLL回路がロックオンしているときのタイ ミングクロックCLK2の位相を検出することにより、 その位相を最適なタイミングにするように可変ダミーロ ード7の容量負荷を可変設定することができる。 [0022] [可変ダミーロードの構成例(1)] 図3 は、第1の可変ダミーロードの構成例を示す図である。

可変ダミーロード7は、ダミー出力バッファ 6 およびダ ミー入力バッファ8間に直列接続された可変抵抗Rp、 および可変抵抗Rpの出力側と接地電極間に接続された コンデンサCpから構成される。可変抵抗Rpの抵抗値 は、後述するように、プログラム同路11により制御信 号Fiを介して制御される。コンデンサCpは、配線の 寄生容量を利用することもできる。

【0023】プログラム回路11は、外部端子から抵抗 値の制御信号Fiを設定するレジスタ回路32と、抵抗 値の制御信号Fiを固定的に設定するフューズからなる プログラマブルメモリ回路30と、レジスタ回路32か ちの設定とプログラマブルメモリ回路30からの設定と を切り替える切り替え同路33とで構成される。

【0024】可変ダミロード7内の可変抵抗Rpを、プ ログラム回路11内のレジスタ回路32を介して変更設 定し、最適の可変抵抗Rpの抵抗値を検出する。その 後、最適の抵抗値に可変抵抗Rpを固定的に設定するた めに、プログラマブルメモリ30にその設定値が記録さ れる。そして、通常動作時は、切り替え回路33によ 従って制御信号Fiが供給され、可変抵抗Rpの抵抗値 が設定される。

【0025】図4は、可変抵抗Rpの構成例を示す図で ある。可変抵抗Rpは、図4に示すように、複数のスイ ッチSO~Sn. および抵抗値の等しい複数の抵抗R1~Rnか ら構成される。スイッチSO~Snは、切り替え回路33か らそれぞれ供給される負荷制御信号F0~Fnによりオン/ オフ制御される。複数のスイッチ50~Snkt、図4に示さ れる通り、CMOSトランスファーゲートで構成され る。負荷制御信号FO~Fnのうち1つの信号だけがL.レベ ルに設定され、対応するスイッチをオン(導通状態)に する。仮に、負荷制御信号FiがLレベルに設定される と、可変抵抗R pの抵抗値は、Rp=R1+R2+…+Riに設定 される。従って、この負荷制御信号Fiを選択すること により、可変抵抗R p の抵抗値を調整することができ る。なお、抵抗R1~Rnの材質をポリシリコンにすること により、抵抗値の温度依存性を小さくすることができ 3.

【0026】図5は、プログラム回路11の構成例 (1)を示す図である。本構成例のプログラム回路11 は、レジスタ32またはフューズ30で設定された信号 を、切り替え回路33により選択して、負荷制御信号FO ~F2として可変抵抗Rpに供給する。図6は、例示的に 3ビットの負荷制御信号F0~F2のみを示す。 【0027】デバイスのウェハ試験工程において可変ダ ミーロード7の容量負荷を調整する場合は、レジスタ3 2からの信号に基づいて負荷制御信号FO~FZを生成し、 DLL同路がロックオンするときの出力端子Doutに生 成される出力信号のタイミングと外部クロックCLKの 50 タイミングを比較する。即ち、レジスタ32には、アド

レス信号などの外部人力信号AIOへたが供給され、このと ま、第1のテスト信号TESTIとして正のパルス信号を入 力するとしジスタ3を1内のトランスファゲート321〜 323がオンになり、外部人力信号AIOへんがラッチ32 4〜328を介して切り替え回路33に供給される。そ の後、切り替え回路内のトランスファゲート331〜3 516に入力される第2のテスト信号TEST2を打してルレ 近定することにより、レジスタ32にラッチされた信号 か選択されて、負荷制御信号FO〜FZが可変ダミーロード の可変被指収りに供給される。

[0028]外部入力信号かへ2のいずれかを日レベルにするととで、食荷制御信号中へ2ついずれかをレベルに設定し、図4に示された可変抵抗 pのかけるがかのスイッチ50~50を導通させることができる。その結果、可変抵抗 p のではが大量が変化が変化が変化がある。 2029] この710ラム同様を利用することができる。 5029 にの710ラム同様を利用することができる。 5029 にクリードアの可変抵抗 p の抵抗値で可変変に、製造 t P である。 2020 に 製造 t P である 2020 に 製造 t P できる 2020 に 製造 t P である 2020 に 製造 t P である 2020 に 製造 t P である 2020 に 製造 t P できる 2020 に P を P である 2020 に P を P である 2020 に P

[0030]そして、そのようにして検出した厳値な容 鑑負荷にするための設定舗を、フューズ第子からなるプ ログラマブルメモリ30に記録する。その結果、適常動 作モードでは、第2のテスト信号下57をとしレベルにす るとで、プロクラマブルメモリ30に記録された信号 に従って負荷制御信号F0~F2のいずれかがLレベルに設 定され、最適な負荷容量が可変ダミーロード7に設定さ れる。

### 【0031】図6は、プログラム回路11の構成例

(2) を示す図である。本様伝例のプログラム国路 1 2 30 は、図5の場合と同様に、レジスタ3 2 またはフューズ 3 0 で設定された信号を、切り替え回路 3 3 3 に、 負債制御信号のつたとして可変抵抗R p に供給する。但し、図6 の構成例では、切り着が回路 3 3 5 内に メンバータ 3 3 8 ~ 3 4 0 を、複数のデコード線 3 4 5 と、それらデコード線 3 4 5 の組み合わせが入力される N A N D アート 3 4 1 ~ 3 4 3 とからなるデコード回路が追加される。

【0032】デコード回路は、レジスタ32またはプロ グラマブルメデリ阻路3のから30ピットの人力信号を 40 デコードし、8ピットの負荷制御信号ドロードアを生成す る。限5 の場合と回様に、8ピットの負荷制御信号ドロードアのうちったがわしたべんに改定され、可愛ダメーロードア外の可愛抵抗れ Pに供給される。レジスタに入力される外部人力得多かの心を2 地数として変えることにより、負荷制御信号ドロードアを順番にLレベルに変更することができる。可愛ダメーロード7 の容量負荷を調整することができる。

【0033】図7は、上記のプログラム回路11を利用 1:2:4…のように順に重み付けされた値に設定される。して、最適な可変ダミーロード7の容量負荷を設定する 50 スイッチSO~Sokt、図4の場合と同様に、CMOSトラ

ときのフローチャート図である。第1のテスト信号中51 1を日レンルにしく510)、外部入力信号から20 ジスタ同路32内のラッチ巨路324〜326にラッチ する(S12)。そして、第1のテスト信号で51でとし レベルにして、スイテラ321〜323を手乗車は2巻に すると共に、第2のテスト信号で512を目していルにし て、切り着大照路33円のスイテラ32、334、3 36をそれぞれ帯通状態にする(S14)。その結果、 レンスタ回路32円の近にた信号が、貨荷制度的手行の りたして、両変をチェロードフトの可変性抗ちょと供 りたして、両変をチェロードフトの可変性抗ちょと供

され、可変抵抗にりか所定の抵抗値に設定される。
[0034] そこで、セルフタイミングコントロール回 筋をデストモード動作させる(S18)。このテストモード動作では、出力されるデータDMAをHレベルと上し、 ベルに交互に変化させる。その場合、基準クロックc-C1 と可変クロックローに10c0位相がほど一致してDLL 回路がロックオンする状態で、データ出力波形の切り勢 カリタイミングと外部クロック信号CLKの立ち上がり エッジが一致したときの可変ダミーロードフの容量負荷 20 が最適値になる。従って、出力端子りのば生域される 出力波形が正しいタイミングで出力されるか否かがチェックされる(S18)。一致しない場合は、可変抵抗用

pの飲煙値を変更して、再度同じテストを行う。 【0035】上記の工程SI0~SI8が、出力端子に 生成される出力液形の切り積わりのタイミングと外冊ク ロックCLKの立ち上がリエッジとか一致するまで繰り 返される。そして、一致することが強性はおると、その 時にレジスタ国路32に設定した外部人力信号AVへA2の 信号レベルに基づいて、対応するフューズFSO~FS2が切 断される(S20)。

[0036]その後、第2のテスト信号TEST2をLレベルに設定することにより、フューズからの人力信号が選択されて、可変ダミーロードの容量負荷が最適値に固定される。

ンスファースイッチで構成され、プログラム回路からそ れぞれ供給される負荷制御信号E0~Emによりオン/オフ 制御される。図4の場合と同様に、1.レベルに設定され た負荷制御信号に対応するスイッチがオンになる。

【0039】との可変コンデンサでは、Lレベルに設定 される負荷制御信号E0~Emの組み合わせを変えることに より、可変コンデンサCpの容量値を細かく調整して最 適値に設定することができる。例えば、負荷制御信号EO のみをLレベルにすると、スイッチSOのみが導通し、可 変コンデンサC ρ の容量値は、COKCなる。また、負荷制 10 【0 0 4 5 】 そして、Η レベルの遅延制御信号φΕ-1 ~ 御信号E1のみをLレベルにすると、スイッチS1のみが導 通し、可変コンデンサCpの容量値はC1=2C0になる。 そして、負荷制御信号EO、E1を共にLレベルにすると、 スイッチSO,S1の両方が導通し、可変コンデンサCpの 容量値はC0+C1=3C0になる。このように、重みづけさ れたコンデンサを適宜組み合わせて接続することによ り、任意の容量値に設定することができる。

【0040】上記の可変ダミーロードの場合も、プログ ラム回路11は、図5、6に示した回路と同じ回路によ り、その最適な容量負荷の値を検出して、設定すること 20 ができる。但し、コンデンサが重み付けされているの で、必要な負荷制御信号の数は、図3、4の可変ダミー ロードの場合に比較して少なくすることができる。 【0041】可変ダミーロード7は、図3、4の構成例 (1)における可変抵抗および図8.9の構成例(2)におけ る可変コンデンサを組み合わせて構成することもでき る。基本的な構成および動作は、構成例(1)および構成 例(2)と同様である。この場合、それぞれの抵抗値や容 量値を、例えば可変抵抗を粗調整用、可変コンデンサを 微調整用として用いるように設定することができる。そ 30

の場合に、より高精度に可変ダミーロード7の容量負荷 【0042】[DLL回路の各構成要素] 図2に示され たフィードバックループを有するDLL回路の具体的な 構成例について、以下に説明する。

を設定することが可能になる。

【0043】[可変遅延回路]図10は、可変遅延回路 2、5の例を示す図である。この可変遅延回路は、入力 クロックCLK1,c-c1kを、制御信号 ΦEで制御されたゲー ト段数分遅延させて、出力クロックCLK2、CLK3を出力す る。可変遅延回路2、5は、複数のインバータ98~1 40 12と、NANDゲート113~128により、図示さ れる通り構成される。NANDゲート113~120の 一方の入力には、入力クロックCLK1,c-c1kを遅延させた クロックが供給され、他方の入力には遅延制御信号φE-1 ~ φE-32が供給される。遅延制御信号φE-1 ~ φE-32 は、いずれか1つの信号がHレベルとなり、残りの信号 が1.レベルになる。

【0044】仮に、遅延制御信号のE-1がHレベルとす ると、他の遅延制御信号のLレベルにより、NANDゲ 結果、NANDゲート121~127は全て1.レベル. インバータ102~108は全てHレベルとなる。そこ で、入力クロックは、4つのインバータ98~101 と、NANDゲート120、128と、4つのインバー タ109~112とからなる合計10段のゲートの遅延 量をもって、出力クロックCLK2として出力される。この 状態が、遅延量が最小の状態である。通常、電源投入時 は、パワーオンリセット信号により遅延量が最小の状態 にリセットされる。

φE-32が図中右側にシフトするたびに、NANDゲート 127及びインバータ108による2段のゲートの遅延 量が追加される。そして、遅延制御信号φE-32が日レベ ルになると、最大の遅延量となる。即ち、遅延制御信号 φE-1 ~ φ E-32の内、Ηレベルの遅延制御信号が右側に 1つずれると、NANDゲートとインバータの2段分の 遅延量が増加され、左側に1つずれると、同様の2段分 の遅延量が減少される。

【0046】 [出力パッファ及びダミー出力パッファ] 図11は、出力バッファ及びダミー出力バッファの同路 図である。出力バッファ3は、内部からのデータDATAが 供給され、タイミングクロックCLK2の立ち上がりエッジ で導通するトランジスタN2、P2及びN3、P3から なるCMOSスイッチを介して、ラッチ回路10、12 にラッチされる。そして、それらのラッチされたデータ 信号に応じて、出力段のPMOSトランジスタP1及び NMOSトランジスタN1の一方が導通して、出力端子 Doutに出力信号を出力する。出力段のトランジスタP 1, N1は、外部の容量負荷Coを駆動するために、大 型のトランジスタに設計される。また、出力段のトラン ジスタには、出力バッファ用の電源V ccoと V ssoとが接

続される。 【0047】一方、ダミー出力バッファ6も、出力バッ ファ3と同様の回路構成である。即ち、クロックCLK3の 立ち上がりエッジで導通するCMOSトランジスタNI 2, P12, N13, P13を介して、ラッチ回路2 0,22に所定のデータがラッチされる。そして、出力

段のトランジスタP11, N11により、ダミーロード 7の負荷容量が駆動される。

【0048】ここで、ダミー出力バッファ6の出力的ト ランジスタP11、N11は、出力バッファ3の出力段 トランジスタP1、N1に比較すると、はるかに小さい トランジスタに設計される。集積回路装置内において、 大きな面積を占めることを防止するためである。従っ て、ダミーロード7の容量負荷は、出力端子Doutに接 続される外部容量負荷Coに比較すると、例えば10分 の1の5 pF程度に設定される。それに伴い、出力段トラ ンジスタP11、N11も、出力バッファ3内の出力ト ランジスタのサイズよりも10分の1に設計される。ま ート113~119の出力は全てHレベルとなる。その 50 た、ダミー出力バッファ6の遅延時間を出力バッファ3

に整合させる為に、容量C1、C2が出力段のトランジ スタP11, N11のゲート電極に接続される。この容 量C1, C2は、出力段トランジスタP11, N11の ゲート容量と合わせると、出力バッファ3内の出力段ト ランジスタP1、N1のゲート容量と同等になるよう に、設計される。

【0049】上記の通り、ダミー出力バッファ6内のト ランジスタP11, N11のサイズを小さくし、それに 対応してダミーロード7の容量負荷も小さくするとと で、集積回路装置内の占有面積を小さく抑えるととがで 10 ンバータの遅延時間は、上記した可変遅延回路の遅延制 き、また、ダミー出力バッファ6による消費電力も節約 するととができる.

【0050】上記の通り、ダミーロード7の容量負荷 は、実際の外部容量負荷Coと比較して所定の比率に小 さく設計される。従って、製造ばらつきに伴うダミーロ ード6内のわずかな容量負荷のばらつきは、遅延特性に 大きな影響を与えてしまう。また、ダミーロード7は製 造ばらつきの影響をうけるが、外部容量負荷Coは製造 ばらつきの影響を受けない。従って、本実施の形態例の 如く、ダミーロード6を可変設定できるようにすること 20 図12の表に示される通り、 は、最適なタイミングのタイミングクロックCLK2を生成 させる為には、重要である。

【0051】 [位相比較回路] 図12は、位相比較回路 9内の位相比較部の回路図である。また、図13は、位 相比較部の動作を示す波形図である。この位相比較部 は、NANDゲート199~203及びインバータ21 5からなる部分において、第1のクロックc-c1kと 第2のクロックd-i-clkとの位相関係を検出し て、ノードn1~n4にその検出結果を生成する。両ク ロックの位相関係は、図13(A)に示される通り、第 30 は変化しない。この状態が、両クロックがHレベルにな 1のクロックc-c1kに比較して第2のクロックdi-clkの位相が進んでいる状態と、図13(B)に 示される通り、両クロックの位相がほぼ一致している状 態と、図13(C)に示される通り、第1のクロックc -clkに比較して第2のクロックd-i-clkの位 相が遅れている状態とに分類される。

【0052】図13 (A) の状態の場合は、両クロック がしレベルの状態では、ノード n 1~n 4 は全てHレベ ルであり、その後、第2のクロックd -i-clkが先 にHレベルになり.

n1 = L, n2 = H, n3 = L, n4 = Hになる。その後、第1のクロックc-clkが遅れてH レベルになっても、上記のノードn 1~n4の状態は変 化しない。NANDゲート198は、両クロックが共に Hレベルになると出力をLレベルにし、その立ち下がり エッジから所定の幅のHレベルパルスが、NORゲート 216から出力される。とのHレベルバルスが、サンブ リングバルスとしてNANDゲート204~207に供 給され、ノードn1~n4の状態が、NANDゲート2 08, 209からなるラッチ回路と、NANDゲート2 50 (図12)で検出し、その検出バルスφaを2分の1分

10.211からなるラッチ回路とにそれぞれ取り込ま れる。従って、信号φb、φc、φd、φeは、図12 の表に示される通り、

 $\phi b = H$ ,  $\phi c = L$ ,  $\phi d = H$ ,  $\phi e = L$ になる.

【0053】図13 (B) の状態は、第1のクロックc clkに対して第2のクロックd-i-clkの位相 が、NANDゲート201とインバータ215の遅延時 間以内の範囲で遅れる場合である。NANDゲートとイ 御1段分の遅延量と同じである。その場合は、第1のク ロックc-clkが先にHレベルとなり、

n1 = H, n2 = L

になり、更に、インバータ215の出力が第2のクロッ  $d - i - c \mid k$ よりも後に $H \cup$  べルになり、 n3 = L, n4 = Hになる。

【0054】従って、両クロックがHレベルになるタイ ミングでラッチされ、信号φb、φc、φd、φeは、

 $\phi b = L$ ,  $\phi c = H$ ,  $\phi d = H$ ,  $\phi e = L$ になる。この場合は、位相が一致したことを意味するの で、ロックオン検出回路418の出力のロックオン信号 JSTもHレベルを出力する。

【0055】図13(C)の状態では、第1のクロック c-c1 kが先にHレベルになり、

n1 = H, n2 = L, n3 = H, n4 = L

になる。その後、第2のクロックd-i-clkが遅れ てHレベルになっても、上記のノードn1~n4の状態

るタイミングでラッチされ、信号のb、oc、od、o eは、図12の表に示される通り.

 $\phi b = L$ ,  $\phi c = H$ ,  $\phi d = L$ ,  $\phi e = H$ になる。

【0056】図14は、位相比較回路9の位相比較出力 部の回路図である。また、図15は、その位相比較出力 部の動作を示す波形図である。波形図の(A),

(B), (C)は、図12及び図13の(A),

(B), (C) にそれぞれ対応する。

40 【0057】位相比較出力部は、両クロックの位相比較 のタイミングで生成されるタイミング信号φαの周波数 を2分の1に分周する分周回路21Aと、その分周回路 21Aからの出力のタイミングに応答して、面クロック の位相関係に応じて生成された信号φb、φc、φd、 φeに基づいて、位相比較結果信号φSO~φEを出力す る出力回路21Bとから構成される。

【0058】2分の1分周回路21Aは、JKフリップ フロップ構成であり、両クロックc-clk,d-iclkが共にHレベルになる時をNANDゲートISS

周して、逆相のバルス信号n11とn12とを生成す る。検出バルス φ a がゲート 2 2 6 . 2 2 7 に供給さ れ. 反転検出パルス/øaがゲート222、223に供 給され、ゲート228、229からなるラッチ回路と、 ゲート224、225からなるラッチ回路間で、反転信 号を転送する。その結果、2分の1分周された逆相のバ ルス信号n 1 1, n 1 2 が生成される。

【0059】出力回路21Bは、サンプリングラッチさ れた信号φb、φc、φd、φeをデコードして、第1 c 1 kより遅れている時 (状態 (A)) は、ダイオード 236の出力をHレベルにし、両クロックの位相が一致 している時(状態(B))は、ダイオード236と23 7の出力を共にLレベルにし、更に、第1のクロックc - c l k の位相が第2のクロックd - i - c l k より進 んでいる時(状態(C))は、ダイオード237の出力 をHレベルにする。

【0060】従って、出力回路21Bは、NANDゲー ト232~235のデコード機能により、上記の状態 (A) の時は、NANDゲート232, 233が、タイ 20 ミング信号 n 1 1、 n 1 2 に応答して、第2のクロック d-i-clkの位相を遅らせる様に、可変遅延回路 5の遅延量を増加させる位相比較結果信号φSO、φ 年を、交互にHレベルにする。即ち、図15(A)に示 される通りである。また、上記の状態(B)の時は、出 力回路21Bは、図15(B)の如く、位相比較結果信 号φSC~φEEを生成しない。更に、上記の状態(C)の 時は、図15 (C) の如く、NANDゲート234, 2 35が、タイミング信号n11, n12に応答して、第 遅延同路2.5の遅延量を減少させる位相比較結果信号 ΦRO. ΦREを、交互にHレベルにする。

【0061】[遅延制御回路]図16は、遅延制御回路

10の一部の構成を示す回路図である。遅延制御回路1 0は、位相比較結果信号φSO~φREに応答して、NOR ゲート431-1~431-3から遅延制御信号 ΦE-1 ~φE-3 を出力する。図10に示した通り、遅延制御信 号φE-1 ~φE-32は、32ビットで構成される。 【0062】遅延制御回路10は、位相比較結果信号の SO、 $\phi$  SEにより Hレベルの遅延制御信号 $\phi$ E を右側にシ 40 フトし、可変遅延回路の遅延量を増加させ、位相比較結 果信号のRO. のREによりHレベルの遅延制御信号のE を 左側にシフトし可変遅延回路の遅延量を減少させる。 【0063】遅延制御回路10の各段は、例えば1段目 では、NANDゲート432-1とインバータ433-1からなるラッチ回路をそれぞれ有する。また。位相比 較結果信号 φSO~ φREにより ラッチ回路 4 3 2 − 1 と 4 33-1の状態を強制的に反転させるトランジスタ43 4-1, 436-1を有する。トランジスタ438-439-1は、反転の対象外の場合にトランジスタ 50 力がHレベルに引き上げられる。

434-1, 436-1によってはラッチ回路が反転さ れないようにする為に設けられる。2段目~3段目の回 路も同様の構成である。これらのトランジスタは全てN チャネル型である。

【0064】今仮に、パワーオンリセットに伴いしレベ ルパルスのリセット信号 oR が印加されると、NAND ゲート $431-1\sim3$ の出力は全てHレベルになり、イ ンバータ433-1~3の出力は全てLレベルになる。 従って、ノード5a-2がLレベルになり、NORゲー

のクロックc-clkの位相が第2のクロックd-i- 10 ト431-1の出力の遅延制御信号ΦE-1はHレベルに なる。また、ノードちa-1、5a-3が共にHレベル であるので、それ以外の遅延制御信号 o E-2 、 o E-3 は 全てLレベルになる。即ち、リセット信号のRIC応答し て、遅延制御信号φE-1 がHレベルになり、可変遅延回 路2,5は最小遅延時間に制御される。

> 【0065】次に、位相比較が実行されると、両クロッ クの位相関係に応じて、位相比較結果信号 oSO~ oREの いずれかがHレベルになる。今仮に、位相比較結果信号 ΦSEがHレベルになると、トランジスタ434-1が導 通し、ノード5a-lを強制的にLレベルに引き下げ

- て、インバータ433-1の出力のノード5a-2を強 制的にHレベルに引き上げる。その結果、NORゲート 431-1の出力φE-1はLレベルになる。また、ノー ド5a-1と5a-4が共にLレベルであるので、NO Rゲート431-2の出力 φE-2 はHレベルになる。そ して、1段目と2段目のラッチ回路は、その状態を保持 する。更に、その後の位相比較により位相比較結果信号 φSOがHレベルになると、同様の動作により、ノード5 a-3と5a-6が共にしレベルになり、遅延制御信号 2のクロックd-i-c1kの位相を進める様に、可変 30  $\phi E-3$ がHレベルになる。この様に、位相比較結果信号 かSFとかSOにより、遅延時間が長くなる様に遅延制御信
  - 号oE が右側にシフトする。
  - 【0066】逆に、位相比較結果信号のREとのROによ り、上記と逆の動作により、遅延時間が短くなる様に遅 延制御信号 ΦE が左側にシフトする。尚、上記した位相 比較回路の出力部の動作から明らかな通り、位相比較結 果信号 o SE と o SOは、第2のクロック d ー i ー c 1 kが 進んでいる時に位相比較毎に交互に生成され、また、位 相比較結果信号のRFとのROは、第2のクロックd-ic 1 kが遅れている時に位相比較毎に交互に生成され
  - 【0067】また、位相比較結果信号 o SF、 o SO に応答 して、遅延制御信号ΦE が次々に右側に移動し、最後に 遅延制御信号のE-32がHレベルになる。との状態では、 インバータ433-32の出力がLレベル、NANDゲ ート432-32の出力が日レベルにラッチされてい る。そこで、更に、遅延時間を延ばす比較結果信号 oSO が供給されると、NANDゲート432-43の出力が Lレベルに引き下げられ、インバータ433-32の出

(9)

15 【0068】上紀の実施の形態例では、ブログラマブル メモリとしてフューズ素子を利用した例を示したが、そ れ以外のプログラム可能なメモリ素子を利用して構成す ることもできる。

100001

[0069]

[発明の効果]以上、本発明によれば、製造ばらつきに よりセルフタイミングコントロール回路が生成するタイ ミングクロックのタイミングが、最適値からずれること を防止することができる。

を防止することができる

【図面の簡単な説明】 【図1】従来のDLL回路を利用したセルフタイミング

コントロール回路の構成例を示す図である 「図2 】 本発明の実施の形態例を示す図である。

【図3】第1の可変ダミーロードの構成例(1)を示す 図である。

【図4】可変抵抗R p の構成例を示す図である。

【図5】プログラム回路11の構成例(1)を示す図である。

【図6】プログラム回路11の構成例(2)を示す図で ある

【図7】プログラム回路11を利用して、最適な可変ダミーロード7の容量負荷を設定するときのフローチャート図である。

【図8】第1の可変ダミーロードの構成例(2)を示す 図である。 \*

\* 【図9 】可変コンデンサCpの構成例を示す図である。 【図10】可変遅延回路2、5の例を示す図である。

【図11】出力バッファ及びダミー出力バッファの回路 図である。

【図12】位相比較回路9内の位相比較部の回路図である

【図13】位相比較回路9内の位相比較部の動作を示す 波形図である。

【図14】位相比較回路9の位相比較出力部の回路図で

10 ある。 【図 15】位相比較回路9の位相比較出力部の動作を示 す波形図である。

【図16】遅延制御回路10の回路図である。 【符号の説明】

クロック入力バッファ

第2の可変遷延回路
 出力バッファ

5 第1の可変遅延回路

6 ダミー出力パッファ


7 可変ダミーロード8 ダミー人力バッファ


9,10 位相比較·遅延制御回路 Rp 可变抵抗

Cp 可変コンデンサ


#### [図3]

#### 可変ダミーロードの構成例(1)







本発明の実施の形態例




[図4]




[図5]




[図6]






[図8]

#### 可変ダミーロードの構成例(2)




[図9]

## 可変コンデンサOpの構成例




Co: C1: C2 - - - =1:2:4---

[図10]




[図12]

位相比較回路の位相比較部




【図14】

#### 位相比較回路の出力部の模成を示す回路器




【図15】

### 位相比較回路の出力部の動作を示す波形図



遅延制御回路の構成例



フロントページの続き

Fターム(参考) 58024 AA03 BA21 BA23 CA07 CA11

EAO

5B079 AA07 CC02 CC08 CC14 CC17 D003 DD06 DD17

53001 AA11 BB10 BB11 BB12 BB14

BB24 CC03 DD01 DD04

5J106 AA03 CC21 CC52 CC58 DD24

GG04 HH02 KK32 KK37 LL02

5L106 AA01 AA02 DD12 DD32 DD37

EE03 FF05 GG03 GG07